Bare default settings

Initialize ADC properly

yaml dump likes lists instead of tuples

bugfix: save dac config

Cull extra parameters not used in __init__

WIP fixups to make work

Cleanup devboard.py, ready to test live

Devboard module to handle everything hardware-specific

Change name to _config(), add remaining

Fixup changes

non-null

Settings save/restore helpers UNTESTED

Move default setting to usbio

Use custom SPI interface with libftdi

plots for presenation

update

work on I/V curve tracing

update

Histogram of all channels x runs

Fail on warnings

Change devboard crystal to 12 MHz

Workup to allow msp4th testing on PC

Add processor header

WIP debugging

WIP give up for the day, alignment issues??

rename makefiles

update

WIP porting to normal C

snapshot hacking

Reworking main/msp4th/uart code

Add chip 04 cal data

Add chip 03 cal plots

Cal data for chip 03

Update chip 02 cal data

Add chip 02 cal data

ldscript from openmsp430 project

update chip 01 plot

Fix stats script to pick last real measured Voos

Make stand-alone script

Script to plot calibration times

Archive chip 02 calibrations

Do not evaluate converged channels

Chip 01 cal data

Consistent labels

Move old cal data to archive

Tighter Voos histogram range

Add last of old cal data

All before this date did not properly re-calibrate the mux buffers when looping
in calibrate.py

ensure mux is in correct state when looping

tweak calibration stats script

Start chip01 test batch

Speedup calibration, run some more

Add chip02 calibration run data

save calibration loops always, no exceptions

Store calibration data

Major update: vectorize secant method

cleanup

save calibration output

Add secant optimization algorithm

add plotting to calibration

Add termplotter module for plotting to the stdout

WIP amplifier calibration

Change Rsense for AtoI supplies

Add power supply current measuring functions

ADS8201 interrupt setup

paranoid timing for CS, SK setting

Move the SK pin to the data-start state before asserting the CS pins.  Then we
are sure to not wiggle SK when CS is (being) asserted and (maybe) violate some
timing-related error.

bugfix SPI class, change API

For the weird SPI modes 1,3, SK must be in the opposite state than idle before
clocking in/out data.  The constructor uses a different data structure for
argument 'cs'.  A tuple of (mode, pinstate) is provided for each key, e.g.:
    {'_mask': (-1, 0xff),
     '_idle': (-1, 0xff),
     'dev1': (0, 0xf0)}

Update R value

update cal voltages

also save measured data for Ivdd plot

chip 02 Vdd_digi supply current vs Vdd_digi

cache _cs_cmd because it never changes

speed up adc and dac routines (>2x !)

make SPI class work

Add libftdi-based SPI class.

WIP

clarify usbio.py function docs

no sleeping, go fast!

update resistor values

interactive bisect can repeat a guess

add calibration script, run within mpssee-test.py

add csv links

start splitting out forth interp from main()

start making a proper header set for ns430 development

archive pdfs of design

archive files sent to Tom Grady

make board pass 10mil space rule

pull new jumper footprints

Add modded footprint to fit 10mil router bit

increase annular ring size

Add Hi-Z buffer sch/pcb

add archive of testing data

match mux and chain ordering

add bisection function for finding offset values

misc testing

cleanup mux ota mode symbols

cleanup

Allow direct word setting for testing

flash wip

Cleanup type cast warnings

test new flash write/readback, good